SIGNAL PROCESSING CIRCUIT

Publication number: JP2000076066 (A)

Publication date:

2000-03-14

FUJITSU LTD

Inventor(s):

ISHIHARA TERUO

Applicant(s):

Classification: - international:


G06F9/30; G06F9/30; (IPC1-7): G06F9/30

- European:

Application number: JP19980247925 19980902 Priority number(s): JP19980247925 19980902

Abstract of JP 2000076066 (A)

PROBLEM TO BE SOLVED: To provide a signal processing circuit capable of controlling a processing cycle and the velocity of an operating clock and attaining improvement in processing efficiency and the reduction of power consumption in signal processing based on one-instruction/one-cycle processing such as DSP.; SOLUTION: This DSP is provided with a decoder 11 for fetching and decoding an instruction, an arithmetic part 12 for executing prescribed arithmetic processing according to the fetched instruction, a clock generating part 13 for generating the operating clock having the prescribed processing cycle based on a reference clock previously supplied from the outside, a processing cycle setting means 16 for setting the processing cycle to be a reference based on the contents of signal processing instructed by the instruction and the number of processing cycles for every signal processing, and a memory 14 for reading/ writing data through a bus 15 in the prescribed processing cycle based on the generated operating clock.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-76066

(P2000-76066A)

(43)公開日 平成12年3月14日(2000.3.14)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

G06F 9/30

3 3 0

C 0 6 F 9/30

330B 5B033

審査請求 未請求 請求項の数3 OL (全 7 頁)

(21)出顧番号

特願平10-247925

(71)出願人 000005223

富士通株式会社

(22) 出顧日 平成10年9月2日(1998.9.2)

神奈川県川崎市中原区上小田中4丁目1番

1号

(72)発明者 石原 輝雄

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(74)代理人 100072604

弁理士 有我 軍一郎


Fターム(参考) 5B033 AA03 BC01

(54) [発明の名称] 信号処理回路

(57)【要約】

【課題】 本発明は、DSPのような1命令1サイクル処理を基本とする信号処理において、処理サイクル及び動作クロックの速度を調整可能とし、処理効率の向上及び消費電力の低減を図ることができる信号処理回路を提供することを課題とする。

【解決手段】 本発明のDSPは、命令を取り込んでデコードするデコーダ11と、取り込まれた命令に従って所定の演算処理を実行する演算部12と、予め外部から供給される基準クロックに基づいて所定の処理サイクルを有する動作クロックを生成するクロック生成部13と、命令によって指示された信号処理の内容に基づいて基準となる処理サイクル、及び、各信号処理毎の処理サイクル数を設定する処理サイクル設定手段16と、生成された動作クロックに基づいて所定の処理サイクルでバス15を介してデータの読み出し/書き込みが行われるメモリ14と、を具備している。



【特許請求の範囲】

【請求項1】動作クロックの1サイクル期間で1つの信号処理の命令を実行する、1命令1サイクルを基本とする処理を行う信号処理回路において、

前記処理を制御するプログラムに含まれる前記信号処理 毎の所要時間及び実行頻度に応じて、前記信号処理の処 理サイクルを任意に設定する処理サイクル設定手段を有 し、

前記処理サイクル設定手段は、前記信号処理のうち、最も実行頻度の高い前記信号処理に必要とする所要時間を基準サイクルに設定するとともに、前記基準サイクルよりも所要時間の長い前記信号処理に対して、所定の待機時間を付加し、前記基準サイクルの複数倍の処理サイクルを設定することを特徴とする信号処理回路。

【請求項2】前記動作クロックは、前記処理サイクル設定手段により設定される基準サイクルに基づいて、外部から供給される一定速の基準クロックを逓倍化し、クロック速度を設定するクロック速度制御手段により生成されることを特徴とする請求項1記載の信号処理回路。

【請求項3】前記プログラムは、少なくとも積和演算処理を基本とし、かつ、異なる所要時間及び実行頻度を有する他の信号処理を含むアプリケーションプログラムであって、

前記基準サイクルの複数倍の処理サイクルで前記積和演算処理を実行することを特徴する請求項1又は2記載の信号処理回路。

【発明の詳細な説明】

【発明の属する技術分野】本発明は、信号処理回路に関し、特に、ディジタルシグナルプロセッサのような、1 命令1クロックサイクルを基本として信号処理動作を実行する信号処理回路に関する。

【従来の技術】近年、急激に進展している移動体通信や マルチメディア通信等の分野においては、種々の符号化 処理が行われている。これらの符号化処理にあっては、 高速な信号処理が可能で、かつ、低消費電力化が可能な ディジタルシグナルプロセッサ(以下、DSPという) や、DSP及びその付加回路により構成される信号処理 システムが適用されることが多い。また、近年のLSI 技術の進歩により、多くの回路部品及び装置が一つのL SIチップ上に集積されるようになってきており、DS Pの処理能力の向上に伴い、従来、専用の周辺回路によ り行われていた信号処理が、DSP内部でのプログラム 処理により効率的かつ省スペースで実現されるようにな ってきている。上述した通信機器における符号化処理の ように、特定の処理機能の効率的な実行が望まれる回路 装置においては、予め周波数が固定されたクロックを用 い、1命令を1サイクルで処理する手法が基本として採 用されている。これは、パソコン等において適用される ような、アプリケーションプログラム毎に異なるサイク ルの動作クロックを適宜選択し、実行処理する多サイク

ル処理とは異なる。特に、従来の処理サイクルの設定方 法にあっては、アプリケーションプログラムに含まれる 信号処理の種類及び実行頻度が異なるため、最も重要な 処理(クリティカルパス)の所要時間を基準にし、この 所要時間を基準サイクル(1パルス)となるように処理 サイクルを設定していた。その具体例について、図5及 び図6を参照して説明する。従来のDSPは、図5に示 すように、命令を取り込んでデコードするデコーダ11 と、取り込まれた命令に従って所定の演算処理を実行す る演算部12と、予め外部から供給される基準クロック に基づいて一定のサイクルを有する動作クロックを生成 するクロック生成部13と、動作クロックに基づいて演 算処理に必要なデータがバス15を介して読み出し/書 き込みされるメモリ14と、を具備している。ここで、 DSPは、動作クロックに基づいて、データの読み出し /書き込み動作に関連する転送処理の他、演算部12に おけるデータの演算処理等を実行する。このような構成 において、信号処理時間と処理サイクルとの関係は、図 6に示すように、各種の信号処理のうち、最も長い処理 時間TAを必要とする演算処理A(例えば、積和演算処 理)を全ての信号処理の中心と考え、動作クロックの基 準サイクル (1命令の処理サイクル=処理時間TA)を 設定することにより、他の演算処理B、C及び転送処理 A、B、Cを当該基準サイクルに要する時間TA内に終 了するように設計されている。したがって、例えばクリ ティカルパスである演算処理Aの所要時間が10nsで ある場合には、このシステムの処理サイクル、すなわち 基準サイクルは、10 nsに設定され、所要時間が10 nsよりも短い他の演算処理B、C及び転送処理A、 B、Cもこの処理サイクルで実行される。

【発明が解決しようとする課題】上述した1命令1サイ クルを基本とする処理にあっては、アプリケーションプ ログラムに、例えばDSPにおける基本となる信号処理 である積和演算処理(クリティカルパス)と、比較的簡 単な信号処理を行うワードの加算処理等が含まれている 場合、演算処理が複雑な積和演算とワードの単純加算と では、演算終了までに必要とする処理時間が異なるう え、これらを完全に一致させることは極めて難しいた め、必然的に処理時間に長短が生じることになる。その ため、図6に示したように、クリティカルパスである演 算処理Aの実行頻度が低く(例えば、100回の信号処 理のうち、1、2回実行)、他の信号処理のうち演算処 理Bの実行頻度が高い (例えば、100回の信号処理の うち、50回実行)場合には、演算処理Aの所要時間T Aを基準サイクルとする処理サイクルの設定方法では、 圧倒的に実行頻度の高い演算処理Bが十分効率的に実行 されず、所要時間に多大なロス[(TA-TB)×実行 回数]が生じ、アプリケーションプログラム全体として の処理効率が低下するという問題を有していた。また、 一般に、プログラム制御の信号処理システムにおいて

は、完全なハード構成のシステムとは異なり、一部に通 常のサイクルとは異なる速度の動作クロックを持つこと は極めて困難であり、信号処理システムとしての処理速 度、すなわち動作クロックの速度(周波数)は処理時間 を最も必要とする信号処理に依存する場合が多い。すな わち、上述した演算処理Aの所要時間が10nsの場合 には、100MHzの周波数を有する動作クロックが固定 的に供給される。特に、1命令1サイクルを基本として 信号処理を行うDSPにおいては、実行頻度が高く、所 要時間の短い信号処理である演算処理B(所要時間TB が例えば8 n s) に合わせて動作クロックの速度を 1 0 OMHzから125MHzに上昇させた場合、最も所要時間の 長い信号処理である演算処理Aを実行すると、処理サイ クルのオーバーフローにより、その処理結果が保証され なくなるため、動作クロックの速度は、信号処理の中で 最も所要時間の長い処理機能であるクリティカルパス (演算処理A)に依存して決定しなければならなかっ た。したがって、従来のDSPにあっては、クリティカ ルパスに基づいて処理サイクル及び動作クロックの速度 が一定に設定されていたため、クリティカルパスの実行 頻度が低い場合には、システム全体の処理効率が著しく 低下するという問題を有していた。本発明は、このよう な問題点を解決し、DSPのような1命令1サイクルを 基本とする信号処理において、アプリケーションプログ ラムによって異なる信号処理の所要時間及び実行頻度に 応じて、処理サイクル及び動作クロックの速度を調整可 能とし、処理効率の向上及び消費電力の低減を図ること ができる信号処理回路を提供することを目的とする。

【課題を解決するための手段】上記の目的を達成するた めに、請求項1記載の発明は、動作クロックの1サイク ル期間で1つの信号処理の命令を実行する、1命令1サ イクルを基本とする処理を行う信号処理回路において、 前記処理を制御するプログラムに含まれる前記信号処理 毎の所要時間及び実行頻度に応じて、前記信号処理の処 理サイクルを任意に設定する処理サイクル設定手段を有 し、前記処理サイクル設定手段は、前記信号処理のう ち、最も実行頻度の高い前記信号処理に必要とする所要 時間を基準サイクルに設定するとともに、前記基準サイ クルよりも所要時間の長い前記信号処理に対して、所定 の待機時間を付加し、前記基準サイクルの複数倍の処理 サイクルを設定することを特徴としている。また、請求 項2記載の発明は、請求項1記載の信号処理回路におい て、前記動作クロックは、前記処理サイクル設定手段に より設定される基準サイクルに基づいて、外部から供給 される一定速の基準クロックを逓倍化し、クロック速度 を設定するクロック速度制御手段により生成されること を特徴としている。さらに、請求項3記載の発明は、請 求項1又は2記載の信号処理回路において、前記プログ ラムは、少なくとも積和演算処理を基本とし、かつ、異 なる所要時間及び実行頻度を有する他の信号処理を含む

アプリケーションプログラムであって、前記基準サイク ルの複数倍の処理サイクルで前記積和演算処理を実行す ることを特徴としている。本発明に係る信号処理回路に よれば、信号処理に必要とする所要時間が長く、実行頻 度の低いクリティカルパスに基づいて動作クロックの基 準サイクルを設定する従来手法と異なり、アプリケーシ ョンプログラムの信号処理の内容に応じて、実行頻度の 高い信号処理に必要とする所要時間に基づいて処理サイ クルを設定するとともに、クリティカルパスを基準サイ クルの複数倍の処理サイクルで実行することにより、実 行頻度の高い大半の信号処理を最適な処理サイクルで実 行することができる。また、実行頻度の高い信号処理の 所要時間に基づいて設定された処理サイクルに対応する ように、外部から供給される基準クロックを逓倍化する ことにより、動作クロックの速度(周波数)を上昇させ て設定することができ、最適な処理速度で信号処理を実 行することができる。したがって、DSP等に適用され る、積和演算処理を基本処理とするアプリケーションプ ログラムにおいても、実行頻度の低い積和演算処理を複 数サイクルで実行し、実行頻度の高い他の信号処理を1 サイクルで実行するとともに、動作クロックを該当する 処理サイクルに対応した最適な処理速度に設定すること により、大部分の機能を占める信号処理を最も効率良く 動作させ、システム全体として信号処理の効率を向上さ せることができるため、DPSの動作速度の向上及び低 電圧化を図ることができ、携帯型の通信機器やマルチメ ディア機器等に適用して良好な信号処理回路を実現する ことができる。

(基本概念)以下に、本発明の基本概念について説明す る。上述した従来の処理サイクルの設定方法において は、各信号処理に必要とされる所要時間が、ほとんど同 一である場合には、クリティカルパスに相当する信号処 理に基づいて、基準サイクルを設定し、動作クロックの 速度を基準サイクルに対応して決定することにより、最 適化された処理効率を有する信号処理回路を設計するこ とができるが、一般的には、各々の信号処理に必要な所 要時間を同等に整える作業は極めて困難であった。ま た、短い所要時間で処理を終了できる演算処理や転送処 理等を、わざわざ遅延させることは、信号処理回路の処 理能力の向上という観点からは逆行するものであって、 検討の対象とされてこなかった。本願発明者は、上記事 項を鋭意検討した結果、信号処理を制御するアプリケー ションプログラムにおいて、クリティカルパスである信 号処理をほとんど使用しない場合には、実行頻度の最も 高い他の信号処理に必要な処理時間を基準サイクルとし て設定することにより、クリティカルパスの処理効率が 低下するが、システムの大半を占める信号処理を最適化 された処理サイクル及び処理速度で実行することによ り、システム全体として処理効率を向上させることがで きることを見出した。本発明に係る信号処理回路に適用

される処理サイクルの設定方法について、図1を参照し て具体的に説明する。図1に示すように、本発明は、D SP等に適用される特定のアプリケーションプログラム DSPにおいて、最もクリティカルな処理である演算処 理Aがまれにしか実行されない場合、演算処理Aよりも 所要時間が短く、かつ、最も実行頻度の高い演算処理B に着目し、その所要時間TBを基準サイクルに設定し て、実行頻度の高い処理を1サイクルで処理終了すると ともに、所要時間の長いクリティカルな処理である演算 処理A及び転送処理Aを実行する場合には、それぞれに 所定の待機時間ta1、ta2を付加して、基準サイク ルの複数倍(この場合は2倍)の処理サイクルで処理終 了する。また、演算処理Bの所要時間TBに基づいて設 定された基準サイクルに対応させて、動作クロックの速 度を最適化する。具体的には、演算処理Aの所要時間T

$$\frac{\text{TA 1}}{\text{TB}} \times 100 \text{ (\%)}$$

したがって、演算処理A及び転送処理Aの実行頻度a が、次に(2)式を満たしていれば、待機時間ta1、 ta2を付加して、2サイクル処理を実行したとして

$$\frac{TA1}{TR}-1 \times 100 > a (\%) \qquad \cdots \qquad (2)$$

例えば、演算処理Aの所要時間TA1が10ns、演算 処理Bの所要時間が8nsの場合には、実行頻度が全体 の信号処理の25%以下であれば、実質的に処理能力の 向上を図ることができる。

【発明の実施の形態】次に、本発明に係る信号処理回路 の実施例について、図2から図4を参照して説明する。 (第1の実施例)図2は、DSPに本発明に係る処理サ イクル設定手段を適用した、第1の実施例の概略構成を 示すものである。本実施例のDSPは、命令を取り込ん でデコードするデコーダ11と、取り込まれた命令に従 って所定の演算処理を実行する演算部12と、予め外部 から供給される基準クロックに基づいて所定の処理サイ クルを有する動作クロックを生成するクロック生成部1 3と、命令によって指示された信号処理の内容に基づい て基準となる処理サイクル、及び、各信号処理毎の処理 サイクル数を設定する処理サイクル設定手段16と、生 成された動作クロックに基づいて所定の処理サイクルで バス15を介してデータの読み出し/書き込みが行われ るメモリ14と、を具備している。処理サイクル設定手 段16は、図1に示したように、DSPに適用されるア プリケーションプログラムにおいて、最もクリティカル な処理である演算処理Aの実行頻度が極めて低く、か つ、他の信号処理である演算処理Bの実行頻度が極め て、あるいは最も高い場合には、演算処理Bに必要な所 要時間TBを基準サイクルに設定して、この基準サイク ルよりも所要時間の短い演算処理B、C及び転送処理 B、Cを1サイクル(TB)で処理し、一方、基準サイ クルよりも所要時間の長い演算処理A及び転送処理Aを

A1を10ns、演算処理Bの所要時間TBを8nsと した場合、従来手法によれば、基準サイクルは10 ns であるため、動作クロックの速度は100MHzである が、本発明においては、基準サイクルを8nsに短縮す ることができるため、動作クロックの速度を125MHz に向上させることができ、より高速で処理動作を実行す ることができる。以上の処理サイクル及び動作クロック の速度の設定による効果を定量的に示すと、演算処理A 及び転送処理Aの実行頻度を信号処理全体のa%とした 場合、これらの処理に所定の待機時間ta1、ta2を 付加することにより、a%の処理オーバーヘッドが発生 することになるが、基準サイクルの時間をTA1からT Bに設定することにより、動作クロックの速度(周波 数)を次の(1)式のように向上させることができる。 【数1】

. (1)

も、システム全体としては処理能力が向上したことにな る。

【数2】

2サイクルで処理する。この際、演算処理A及び転送処 理Aの所要時間TA1及びTA2に、各々待機(ウェイ ト)時間ta1及びta2を付加することにより、演算 処理A及び転送処理Aに必要な所要時間(TA1+ta 1、TA2+ta2)が2サイクル分(2×TB)とな るように設定される。すなわち、デコーダ11に入力さ れた命令に基づいて、各処理機能への制御信号が生成さ れる際、同時に待機時間が付加される命令(演算処理A 及び転送処理A)については、デコーダ11からクロッ ク生成部13に制御信号が送出され、所定の時間 ta1 及びta2だけ待機状態に設定されて、実質2サイクル で実行され、演算処理B、C及び転送処理B、Cについ ては、通常の1サイクル処理が実行される。ここで、2 サイクル処理の信号処理が終了するまでは、他の信号処 理は待機状態に設定され、この間の動作クロックの供給 を停止することができる。したがって、本発明によれ ば、アプリケーションプログラムにおける処理内容に応 じて、演算機能をグループ化し、そのグループごとに待 機時間を付加して、処理サイクル数を設定するととも に、処理サイクルを切り換えることにより、各信号処理 を最も効率の良い処理サイクルで実行することができ る。

(第2の実施例)図3は、データ転送処理に本発明に係 る処理サイクルの設定方法を適用した、第2の実施例の 概略構成を示すものである。本実施例は、データ転送処 理における処理内容に応じて処理サイクル数を切り換え 設定することを特徴としている。図3に示すように、デ ータ転送処理において、単純にバス幅と同じビット数の

ワードデータWD 1をバス15を介して所定の処理機能 へ転送する場合と、ロングワードデータWD2を丸めク リップ処理部21により丸め処理、及び、丸め処理に伴 うオーバーフロー時のクリップ処理を行い、転送する場 合とでは、処理に必要とする所要時間に大きな差があ る。すなわち、前者は、ワードレジスタREGに保持さ れたワードデータWD1を選択して、バス15に出力す る簡易な処理であるが、後者の場合には、アキュームレ ータACCに保持されたロングワードデータWD2に対 して、切り捨てを行うビットでの丸め処理を実行するた めの加算処理に加え、加算することによってオーバーフ ローが発生した場合のクリップ処理、若しくは、ガード ビットにワードで表現できる値を超えている場合のクリ ップ処理とを有しているため、各々の処理に必要な処理 時間が均一とならず、必然的に時間差が生じる。本実施 例は、アプリケーションプログラムに含まれる、丸め・ クリップ処理を行うデータ転送処理の実行頻度が低く、 ワードデータをレジスタから選択して転送する単純なワ ード転送処理の実行頻度が高い場合には、通常クリティ カルパスとして処理サイクルの基準となる丸め・クリッ プ処理を行うデータ転送ではなく、実行頻度の高い単純 なワード転送処理に必要な所要時間を基準サイクルとし て設定するものである。そして、単純なレジスタ選択を 行う動作と、丸め・クリップ処理まで行う動作を、レジ スタの設定によって切り換え可能とすることにより、ア プリケーションプログラムによる信号処理の違いによっ て生じる転送処理毎の処理サイクルを設定制御し、各転 送処理を最適化された処理サイクルで実行することがで きる。

(第3の実施例)図4は、DSPに本発明に係る処理サ イクル設定手段及びクロック速度制御手段を適用した、 第3の実施例の概略構成を示すものである。 本実施例 は、上述した第1の実施例において、アプリケーション プログラムに含まれる信号処理に基づいて設定された処 理サイクルに対応して、動作クロックの速度(周波数) を回路装置(LSI)内部でプログラム制御により設定 制御することを特徴としている。上述した実施例におい ては、信号処理の内容に応じて、処理サイクルが短縮さ れるが、この際、動作クロックの速度が一定のままでは システムの処理能力を有効に向上させることはできな い。すなわち、上述した実施例において、処理サイクル が10 n s から8 n s に短縮されても、供給される動作 クロックが100Mzのままでは、実質的に処理効率が 向上したことにはならない。そこで、本実施例において は、図4に示すように、処理サイクル設定手段16によ るデコーダ11及びクロック生成部13の制御に連動し て、基準クロックの逓倍値を設定するクロック速度制御 手段17と、設定された逓倍値に基づいて外部から供給 される基準クロックを逓倍化するPLL(Phase Locked Loop) 18と、を具備している。そして、処理サイク

ル設定手段16が、最も実行頻度が高い信号処理に必要 な所要時間に基づいて、基準クロックを設定すると同時 に、クロック速度制御手段17が、この基準サイクルに 対応する動作クロックの速度を設定するようにPLL1 8における逓倍値を設定する。このような構成により、 最も所要時間が長いクリティカルパスに基づいて基準サ イクルが設定されている場合には、予め設定された動作 クロックの速度で1サイクル処理が実行され、クリティ カルパスよりも所要時間が短い信号処理の実行頻度が極 めて高い場合には、動作クロックを基準サイクルに対応 する速度に変更制御し、信号処理に必要な所要時間に応 じて、上述したような1サイクル処理と多サイクル処理 を適宜実行する。具体的には、アプリケーションプログ ラムに含まれる信号処理のうち、クリティカルな信号処 理の所要時間及び実行頻度が全体の処理の大半を占める 場合には、クリティカルな処理の所要時間、例えば10 nsを基本サイクルとすると、この基本サイクルに対応 する動作クロックの速度(周波数)は、10nsの逆数 である100MHzである。LSIの外部から供給される 一定速の基準クロックが25MHzとすると、PLLに設 定される逓倍値は[×4]となる。一方、アプリケーシ ョンプログラムに含まれる信号処理のうち、クリティカ ルでない信号処理の実行頻度が全体の処理の大半を占め る場合には、該当する信号処理の所要時間、例えば8 n sが基本サイクルに設定されるため、この基本サイクル に対応する動作クロックの速度(周波数)は、8 n s の 逆数である125MHzとなる。しかしながら、一般に、 特定の処理機能、例えば携帯電話における通信機能や家 電製品における本来の機能の向上を目的とする場合、搭 載されるLSIに外部から複数のクロックを供給するこ とは装置構成上、また処理効率上好ましくない。 そこ で、基準サイクルの所要時間が10nsから8nsに短 縮されたことに合わせて、PLLに設定される逓倍値を [×5] とし、基本サイクルに対応した動作クロックの 速度をLSI内部のプログラム制御により変更設定す る。したがって、本実施例によれば、アプリケーション プログラムに含まれる処理内容に応じて処理サイクルを 設定して、信号の処理能力を向上させるとともに、基準 クロックの逓倍値を変化 (上昇) させて、システム全体 として処理効率を向上させることができる。

【発明の効果】以上説明したように、本発明に係る信号処理回路によれば、アプリケーションプログラムの信号処理の内容に応じて、実行頻度の高い信号処理に必要とする所要時間に基づいて処理サイクルを設定するとともに、クリティカルパスを基準サイクルの複数倍の処理サイクルで実行することにより、実行頻度の高い大半の信号処理を最適な処理サイクルで実行することができる。また、実行頻度の高い信号処理の所要時間に基づいて設定された処理サイクルに対応するように、外部から供給される基準クロックの逓倍値をプログラム制御により設

定することができるため、回路装置内部で動作クロックの速度を上昇させて設定することができ、最適な処理速度で信号処理を実行することができる。さらに、DSP等に適用される、積和演算処理を基本処理とするアプリケーションプログラムにおいても、実行頻度の低い積和演算処理を複数サイクルで実行し、実行頻度の高い他の信号処理を1サイクルで実行するとともに、動作クロックを該当する処理サイクルに対応した最適な処理速度に設定することにより、大部分の機能を占める信号処理を最も効率良く動作させ、システム全体として信号処理の効率を向上させることができるため、DPSの動作速度の向上及び低電圧化を図ることができる。

【図面の簡単な説明】

【図1】本発明における処理サイクルの設定方法を示す 図である。

【図2】第1の実施例の信号処理回路の概略構成図である。

【図3】第2の実施例の信号処理回路の概略構成図である。

【図4】第3の実施例の信号処理回路の概略構成図である。

【図5】従来のDSPの概略構成図である。

【図6】従来の信号処理時間と処理サイクルとの関係を示す図である。

【符号の説明】


- 11 デコーダ
- 12 演算部
- 13 クロック生成部
- 14 メモリ
- 15 バス
- 16 処理サイクル設定手段
- 17 クロック速度制御手段
- 18 PLL

【図1】


本発明における処理サイクルの設定方法

【図2】

第1の実施例の信号処理!回路の概略構成図



第2の実施例の信号処理回路の概略構成図





【図4】

第3の実施例の信号処理回路の概略構成図

【図5】

従来のDSPの概略構成図





【図6】

信号処理時間と処理サイクルとの関係

